集成光收发器有多种封装选择，包括可插拔收发器、板载光学器件 （OBO）、近封装光学器件 （NPO） 和共封装光学器件 （CPO）。
下图显示了这些封装方法的演变过程，突出显示了从可插拔收发器到 CPO 的过渡，以实现更高的性能和集成度。
图：封装演进
无论是 CPO 还是可插拔模块，收发器的光引擎通常都包含了电子集成电路（EIC）与光子集成电路（PIC）。在集成交换芯片或XPU核心的ASIC封装内，主要有两种光引擎集成方式：
核心裸片（die）与电子集成电路（EIC）可共同置于硅中介层（或通过Intel EMIB等硅桥连接），光子集成电路（PIC）则通过 3D 堆叠置于 EIC 上方，或嵌入有机基板。当 PIC/EIC 堆叠体与核心裸片并列于硅中介层时，这类结构也被称为光 I/O 模块。
图：硅中介层方案
该方案旨在通过高密度 Die-to-Die Interconnect 与中介层布线，缩短并优化核心裸片与光引擎间的电气链路。硅中介层技术支持多个Chiplet小芯片紧邻主裸片布局，从而实现更紧凑的封装。
然而，高功耗 EIC 与核心裸片在中介层上的共置会加剧热管理复杂度。若 PIC 堆叠于 EIC 之上，EIC 的散热难度将进一步升级。大面积硅中介层会增加封装成本与工艺复杂性，其物理尺寸也制约了 ASIC 周围可集成的光模块数量。要实现带宽提升而不显著增加复杂度或成本，光引擎必须具备更高的带宽密度。
第二种方案将光引擎置于 ASIC 封装的有机基板层（非硅中介层）。PIC 与 EIC通常以堆叠形式组装（PIC位于底层），形成紧凑的光引擎模块后，布设在主裸片(main die)周边的有机基板上。
核心裸片通过串行器/解串器（SerDes）接口与 EIC 通信，该接口在最新制程节点中可实现 500-1000 Gbps/mm 的带宽密度。这意味着，一个 625 mm2（单边25mm）的核心裸片可向光引擎输出约 100Tbps 带宽。要实现超 100Tbps 的总带宽，通常需在封装内集成多颗核心裸片。
下图是采用硅中介层的传统Chiplet解决方案与采用有机基板的Eliyan Nulink方案。
图：硅中介层与有机基板方案
该方案的优势在于：光引擎可在基板上间隔排布，降低单个引擎的光学带宽密度要求。由于引擎远离主裸片分布，有利于实现热隔离：每个光引擎可配备独立微型散热片，或通过合理间距确保气流/冷板覆盖散热。
关键设计在于：将 PIC 置于堆叠底部（紧贴基板），相比反向堆叠方案，这种架构能优化散热效率与信号性能。
图：消除了对大型硅中介层的需求
摆脱大尺寸硅中介层的束缚后，封装尺寸可灵活扩展（成本增幅可控）以容纳更多光引擎。尽管组装工艺仍具挑战性，但其模块化特性显著。光引擎可在嵌入有机基板前完成独立测试。这使其成为当前 CPO 集成的主流技术路线。
合作/投稿/加群-微信：OFC2025
投稿